罗紫阳，毕业于成都工业学院，盛腾电子信息工程专业讲师，熟悉Altera的FPGA内部结构，熟悉FPGA的开发流程，熟悉跨平台开发；熟练使用Quartus II 、Vivado、Modelsim等开发环境，熟练掌握Verilog HDL语言，具备良好的代码风格；具备电路设计基础，会使用Altium Designer软件，可配合硬件工程师完成原理图设计；熟悉常用IP核的使用方法；熟悉SPI、I2C、UART等常用的低速总线通信协议。
罗紫阳，毕业于成都工业学院，盛腾电子信息工程专业讲师，熟悉Altera的FPGA内部结构，熟悉FPGA的开发流程，熟悉跨平台开发；熟练使用Quartus II 、Vivado、Modelsim等开发环境，熟练掌握Verilog HDL语言，具备良好的代码风格；具备电路设计基础，会使用Altium Designer软件，可配合硬件工程师完成原理图设计；熟悉常用IP核的使用方法；熟悉SPI、I2C、UART等常用的低速总线通信协议。
